Nouvelle architecture d'un décodeur des codes LDPC

Dans ce livre, nous nous sommes int?ress?s aux algorithmes de d?codage des codes LDPC (Low Density Parity Check) et ? leurs impl?mentations Hardware. Nous avons tout d'abord propos? une nouvelle approximation de l'?quation de l'?tape de mise ? jour des noeuds de contr?le. Ce qui a permis de r?duire d'une mani?re tr?s significative la puissance de calcul et la complexit? d'impl?mentation Hardware sans pertes notable de performances, en termes de BER (Bit Error Rate), par rapport ? l'algorithme de r?f?rence BP (Belief Propagation) ou LLR-BP (Log Likelihood Ratio Belief Propagation). L'approximation propos?e est test?e et valid?e au sein d'une unit? de d?codage parall?le des codes LDPC r?gulier de degr?s 3 et 6, respectivement des noeuds de variables et de contr?les. Par la suite cette approximation est impl?ment?e sur une cible FPGA (Field Programmable Gate Arrays) de la firme d'Altera.

Author: Abdessalam Ait Madi

Publisher: Editions Universitaires Europeennes

Publication Date: Jun 20, 2024

Number of Pages: 192 pages

Binding: Paperback or Softback

ISBN-10: 6206701794

ISBN-13: 9786206701798