Arquitetura PLL

Um loop bloqueado por fase (PLL) ? um sistema de realimenta??o no qual um comparador ou detetor de fase acciona um oscilador controlado por tens?o (VCO) num loop de realimenta??o para fazer com que a frequ?ncia (ou fase) do oscilador siga com precis?o a de uma frequ?ncia de refer?ncia aplicada. Normalmente, ? necess?rio um circuito de filtro para integrar e suavizar o sinal de erro positivo ou negativo - e promover a estabilidade do circuito. Um divisor de frequ?ncia ? frequentemente inclu?do no caminho de feedback para estabelecer a frequ?ncia de sa?da (dentro da gama do VCO) como um m?ltiplo da frequ?ncia de refer?ncia. O divisor pode ser implementado de modo a que o m?ltiplo de frequ?ncia, N, seja um n?mero inteiro ou fracion?rio, caracterizando o PLL como um PLL inteiro-N ou um PLL fracion?rio-N. Mas se a frequ?ncia do sinal de sa?da de um VCO fosse sempre previs?vel, sem varia??o, n?o haveria necessidade de utilizar o controlo de realimenta??o para corrigir o erro na frequ?ncia, o que ? conhecido como sintetizador digital direto (DDS).

Author: Mohammad Arif Sobhan Bhuiyan

Publisher: Edicoes Nosso Conhecimento

Publication Date: Aug 31, 2024

Number of Pages: 60 pages

Binding: Paperback or Softback

ISBN-10: 6208036380

ISBN-13: 9786208036386