Implémentation USART en Verilog avec Cypress-II

Un r?cepteur/?metteur asynchrone synchrone universel (USART) est un bloc de mat?riel informatique qui traduit les donn?es entre les formes parall?le et s?rie. La d?signation universelle indique que le format des donn?es et les vitesses de transmission sont configurables et que les niveaux de signalisation ?lectrique r?els et typiques sont g?r?s par un circuit pilote sp?cial externe ? l'USART. Un USART est g?n?ralement un circuit int?gr? individuel (ou une partie d'un circuit int?gr?) utilis? pour les communications s?rie sur un port s?rie d'un ordinateur ou d'un p?riph?rique. Dans ce livre, une recherche compl?te est propos?e pour une mise en oeuvre sur la base d'une lecture et d'une ?tude approfondies des documents et de la litt?rature associ?s dans ce domaine de recherche. Ce livre r?pond aux besoins des chercheurs et des ?tudiants dans le domaine de la conception de syst?mes VLSI et embarqu?s. Les lecteurs de ce livre doivent ?tre familiaris?s avec les bases de Verilog, mais les ing?nieurs en recherche et d?veloppement de la communaut? industrielle travaillant dans le groupe de l'?lectronique peuvent ?galement tirer profit de ce livre en tant que r?f?rence suppl?mentaire.

Author: Bathula Siva Kumar Reddy

Publisher: Editions Notre Savoir

Publication Date: Nov 09, 2024

Number of Pages: 72 pages

Binding: Paperback or Softback

ISBN-10: 6208283094

ISBN-13: 9786208283094