Redução de circuitos lógicos digitais

Atualmente, os projectistas de circuitos l?gicos digitais procuram obter o m?ximo de precis?o poss?vel para os circuitos projectados, com o m?nimo de tempo consumido e, finalmente, com o m?nimo de esfor?o poss?vel. A supera??o de todos estes condicionalismos n?o pode ser conseguida atrav?s de abordagens tradicionais, mesmo quando se utilizam mapas de Karnaugh, especialmente quando se utilizam mais de 4 vari?veis de entrada. O problema mais importante que os projectistas enfrentam ? selecionar quais e como s?o poss?veis as solu??es ?ptimas, tendo em considera??o a ordem das vari?veis para decidir quantos circuitos l?gicos digitais equivalentes podem ser extra?dos do original. Este livro baseia-se na abordagem do Diagrama Bin?rio de Decis?o para representar de forma simb?lica um conjunto de vari?veis de entrada. ? largamente utilizada no dom?nio da verifica??o formal. A ordena??o das vari?veis ? um passo muito importante no processo de otimiza??o do Diagrama de Decis?o Bin?rio. Uma boa ordena??o das vari?veis reduzir? consideravelmente o tamanho de um Diagrama de Decis?o Bin?ria. Esperamos que goste de ler o fruto dos nossos esfor?os e que este livro o ajude a obter uma perspetiva geral sobre os Diagramas de Decis?o Bin?rios.

Author: Nadire Cavus

Publisher: Edicoes Nosso Conhecimento

Publication Date: Nov 16, 2024

Number of Pages: 52 pages

Binding: Paperback or Softback

ISBN-10: 6208300320

ISBN-13: 9786208300326