Ich pr?sentiere einen neuen Entwurf f?r einen 1-Bit-FUll-Addierer mit Hybrid-CMOS-Designstil. Mit meinem Ansatz werden energiesparende Operationen in 90nm-Technologie erreicht. Der Hybrid-CMOS-Entwurf nutzt verschiedene CMOS-Schaltungen, um neue Volladdierer mit den gew?nschten Spezifikationen zu entwickeln. Die neue SERF-Volladdierer-Schaltung (FA), die f?r den Ultra-Low-Power-Betrieb optimiert ist, basiert auf modifizierten XOR-Gattern mit Clock-Gating zur Minimierung des Stromverbrauchs. Au erdem werden gleichzeitig Vollschwingungsausg?nge generiert. Die neue Volladdierer-Schaltung arbeitet erfolgreich bei niedrigen Spannungen mit ausgezeichneter Signalintegrit?t. Der neue Addierer zeigte bessere Leistungs- und Verz?gerungskennwerte als die Standard-Volladdierer. Um die Leistung des neuen Volladdierers in einer realen Schaltung zu evaluieren, haben wir 4-2,5-2,5-3,7-2,11-2,15-4,31-5-Kompressoren realisiert, die haupts?chlich in Multiplikatormodulen von DSP-Filtern verwendet werden. Simulierte Ergebnisse in 90nm Standarad-CMOS-Technologie werden bereitgestellt. Die Simulationsergebnisse zeigen eine Verringerung der Leistung und Verz?gerung um 5-20% bei einer Frequenz von 50MHz und einer Versorgungsspannung von 1,1V.
| Author: Pardhu Thottempudi |
| Publisher: Verlag Unser Wissen |
| Publication Date: Dec 03, 2024 |
| Number of Pages: 72 pages |
| Binding: Paperback or Softback |
| ISBN-10: 6208347114 |
| ISBN-13: 9786208347116 |