Desempenho e análise da execução de tarefas fora de ordem em MPSoCs

A estrutura de comunica??o entre subsistemas pode ser optimizada no in?cio do processo de conce??o, utilizando modelos de simula??o em tr?s n?veis de abstra??o diferentes. Alguns casos de loop de projeto podem ser evitados utilizando este m?todo de explora??o. Com o estudo de caso do Motion-JPEG, ilustramos passo a passo todo o processo de explora??o da comunica??o. Os resultados experimentais mostram que, em compara??o com a simula??o precisa do ciclo, a comunica??o entre subsistemas pode ser bem optimizada e avaliada a n?veis de abstra??o mais elevados. Neste projeto, ? apresentada uma solu??o para um problema de classifica??o que ? utilizado para a atribui??o optimizada de pacotes a diferentes caminhos de dados dentro de um processador de rede System-on-Chip (SoC). Com base numa especifica??o do caso de utiliza??o do nosso classificador, derivou o Heterogeneous Decision Graph Algorithm (HDGA), uma abordagem heur?stica para construir um classificador de ?rvore de decis?o que integra resultados de pesquisa externa para determinados tipos de regras. Avaliamos v?rios par?metros para otimizar a ?rvore de decis?o proposta e apresentamos resultados de simula??o para mostrar a escalabilidade do HDGA para tamanhos de problemas t?picos. Este projeto ? conclu?do com os resultados de uma implementa??o na nossa plataforma FPGA.

Author: Arun Prasath R.

Publisher: Edicoes Nosso Conhecimento

Publication Date: Dec 05, 2024

Number of Pages: 64 pages

Binding: Paperback or Softback

ISBN-10: 6208353831

ISBN-13: 9786208353834