FIR-Filter mit Addierern auf der Grundlage der SPST-Technik

Der FIR-Filter (Finite Impulse Response) ist eine grundlegende Komponente, die in der digitalen Signalverarbeitung eingesetzt wird. Der Multiplizierer ist eine der Schl?sselkomponenten, die in (FIR) verwendet werden, aber aufgrund der gro en Anzahl von Multiplikationen wird seine Hardware komplex. Das Design von Hochgeschwindigkeits-Multiplizierern mit geringer Leistung wird durchgef?hrt, um die Laufzeit und die Verlustleistung eines Verarbeitungssystems zu verringern. Die Wahl der genauen Technik und deren Umsetzung machen einen gro en Unterschied bei der Verlustleistung. Um die Geschwindigkeit zu erh?hen, wurden viele ?nderungen am bestehenden Stand-Alone-Algorithmus vorgenommen. Das bestehende Design von Multiplizierern, die auf der Spurious Power Suppression Technique (SPST) basieren, wurde modifiziert, um die Verlustleistung zu reduzieren und die Geschwindigkeit zu erh?hen. Unerw?nschte Schaltvorg?nge k?nnen durch diese Technik beseitigt werden. Um dies zu erreichen, gibt es zwei M?glichkeiten, eine Vorberechnungseinheit zu entwerfen, n?mlich durch die Verwendung von Registern und durch die Verwendung von UND-Gattern. Der Entwurf eines SPST-basierten Multiplizierers wurde auf Xilinx 14.7 unter Verwendung von Verilog HDL implementiert. Experimentelle Ergebnisse zeigen, dass ein SPST-basierter Multiplizierer eine Geschwindigkeitssteigerung von 45 % und eine Reduzierung der Verlustleistung von 35 % erreicht. Dieser vorgeschlagene Multiplizierer wurde in einem FIR-Filter.

Author: Jagandeep Kaur

Publisher: Verlag Unser Wissen

Publication Date: Nov 27, 2024

Number of Pages: 60 pages

Binding: Paperback or Softback

ISBN-10: 6208301076

ISBN-13: 9786208301071